根据某宽带信号接收机中实时信号处理的需求，提出了一种基于FPGA的抽取比可配置的且免混频的数字下变频的设计方案。根据数字下变频中混频模块的工作原理，提出了一种免混频的实现方法。利用matlab中进行滤波器的仿真，获取滤波器的相关参数，在此基础上编写Verilog HDL程序，实现了各个模块，最后将程序下载...

公告：百度文库、百度云（百度盘）、Matlab演示破解版下载、Matlab运行实例数据暂未提供。