《16级模拟电压域CMOS-TDI传感器读出电路》PDF+DOC
作者:计成,陈永平
单位:中国电子科技集团第四十四研究所
出版:《半导体光电》2018年第04期
页数:5页 (PDF与DOC格式可能不同)
PDF编号:PDFBDTG2018040050
DOC编号:DOCBDTG2018040059
下载格式:PDF + Word/doc 文字可复制、可编辑
《一种片上集成模拟信号累加结构的CMOS-TDI传感器噪声建模与分析》PDF+DOC2019年第01期 计成,陈永平
《实现空间高分辨成像的数字域时间延迟积分CMOS相机设计及分析》PDF+DOC2012年第04期 陶淑苹,金光,曲宏松,贺小军,杨秀彬
《采用卷帘数字域TDI技术的CMOS成像系统设计》PDF+DOC2012年第09期 陶淑苹,金光,曲宏松,张贵祥
《具有脉冲操作模式的图像传感器》PDF+DOC2013年第11期
《卷帘快门对数字域TDI成像的影响分析》PDF+DOC2015年第03期 陶淑苹,金光
《CMOS像素阵列校正系统》PDF+DOC2018年第05期 温建新,张远,曾夕
《卷帘数字域TDI技术的CMOS成像系统的SNR模型建立》PDF+DOC2018年第04期 张惠宇宸,贺小军,苏志强
《TDI型CMOS图像传感器时序控制设计与实现》PDF+DOC2011年第12期 桑美贞,徐江涛,聂凯明,姚素英
《短波红外传感器的信噪比计算》PDF+DOC2006年第12期 徐蒙,冯旗,危峻
《高速多光谱TDI CCD成像电路系统》PDF+DOC2013年第06期 郑亮亮,张贵祥,金光
为了提高推扫(Push-Broom)成像系统的信噪比(SNR),提出了一种可以在模拟域下实现时间延迟积分(Time-Delay-Integration,TDI)功能的CMOS-APS读出电路。区别于以往的数字域算法TDI,在模拟域下累加可以获得更小的噪声和较慢的ADC读出速率。读出电路主要由像素阵列、TDI累加阵列、电荷放大器、S&;H单元和行列选择逻辑单元等部分构成。通过与外部FPGA生成的时序逻辑相配合,实现了TDI电压信号的累加。分析了主要单元的噪声源大小和抑制方法,并在CSMC 0.5μm工艺下完成流片,最后通过Labview等测试系统测量了相应的探测器指标并验证了SNR与TDI级数的关系。
提示:百度云已更名为百度网盘(百度盘),天翼云盘、微盘下载地址……暂未提供。