作者: 单位:信息产业部电子科学技术情报研究所 出版:《电子科技文摘》2005年第10期 页数:11页  (PDF与DOC格式可能不同) PDF编号:PDFDKWZ2005100110 DOC编号:DOCDKWZ2005100119 下载格式:PDF + Word/doc 文字可复制、可编辑
《无线传感器网络的差错控制技术研究》PDF+DOC2005年第11期 周贤伟,郑如鹏,覃伯平 《电子技术应用》PDF+DOC2005年第10期 《前言》PDF+DOC2010年第S2期 李仁发,孙利民,王雪,徐建波
  • 1210 信息理论与技术0524991大约束度 Viterbi 译码器在 FPGA 中的实现[刊,中]/李鹏辉//中国集成电路.—2005,(7).—43-46(C2)本文介绍了针对约束长度为9,码率为1/2卷积码的 Viterbi 译码器在 FPGA 中的一种实现方案。其中采用了串并结合的方法兼顾面积和速度,并用流水线来提高译码速度。测试结果表明,本设计消耗硬件资

    提示:百度云已更名为百度网盘(百度盘),天翼云盘、微盘下载地址……暂未提供。